Description du poste :
1. Responsable de la sélection des solutions pour les dispositifs logiques numériques, de l'évaluation des ressources logicielles et matérielles, des performances et des outils de développement ;
2. Responsable de l'architecture des puces FPGA/ASIC/SOC, de la conception des solutions et de la conception de l'interface logiciel/matériel du produit ;
3. Responsable de la conception RTL et de la vérification des modules logiques clés du produit ;
4. Responsable de l'architecture et de la mise en œuvre de la plateforme générale dans le domaine de la technologie logique numérique ;
5. Responsable de l'intégration système, des percées techniques, de la localisation des problèmes, etc. du produit.
Exigences du poste :
1. Plus de 3 ans d'expérience en développement FPGA/ASIC, avec au moins une participation complète à des projets de conception de puces FPGA à grande échelle et à des applications de commercialisation ;
2. Familier avec les structures de puces, les environnements de développement et les outils de débogage de simulation d'entreprises telles qu'Altera/Xilinx/Lattice ;
3. Maîtrise d'au moins un langage HDL en Verilog/HDL/SystemVerilog ;
4. Maîtrise des contraintes temporelles, de l'analyse temporelle et des méthodes d'optimisation temporelle ;
5. Expérience en développement d'interfaces haut débit FPGA ;
6. Familier avec les méthodes et la mise en œuvre du traitement du signal numérique basé sur FPGA ;
7. La connaissance des développeurs de logiciels et de matériels SOC basés sur FPGA est préférable.
6. Priorité accordée à ceux qui ont développé des capteurs, des télémètres laser, des TDC et des pilotes de servomoteurs ;